Intel lance Agilex FPGA pour une mise en réseau intelligente

Nov 01, 2023

Par Andy Patrizio, Network World |

Andy Patrizio est un rédacteur technologique indépendant basé dans le comté d'Orange, en Californie. Il a écrit pour une variété de publications, allant de Tom's Guide à Wired en passant par Dr. Dobbs Journal.

Intel a lancé une matrice de portes programmable sur le terrain, Agilex 7 avec R-Tile, qui offre des capacités PCIe 5.0 et CXL pour le traitement des charges de travail réseau.

Le FPGA Agilex est principalement utilisé dans les smartNIC qui déchargent le traitement du trafic réseau du processeur, libérant ainsi la capacité du processeur pour d'autres tâches. Intel voit Agilex jouer un rôle dans les centres de données, les télécommunications et les services financiers, entre autres industries à fort trafic.

Agilex est une évolution des anciennes gammes de FPGA Stratix et Arria, et il est conçu pour refléter les changements de performances et de fonctionnalités. Agilex 7 est la deuxième famille de FPGA la plus puissante du portefeuille Agilex.

Avec cette version, Agilex a subi tout un changement. La version précédente était un produit PCI Express 4.0, construit sur une conception Stratix 10 DX à 14 nm. Cette nouvelle version prend en charge PCI Express 5.0 et utilise une conception de puce qui décompose le silicium en plusieurs puces plus petites sur le processus 7 nm.

Avec l'approche chiplet d'Intel, Agilex 7 avec R-Tile combiné au F-Tile, qui a été annoncé plus tôt cette année, offre une bande passante d'émetteur-récepteur de 116 Gbps, le débit le plus rapide à ce jour parmi les FPGA Intel.

Il prend également en charge l'IP dur, ce qui signifie que des fonctions telles que les contrôleurs de mémoire et les processeurs de signaux numériques sont codées en dur dans le silicium, plutôt que l'IP logiciel, qui est programmé. L'adresse IP ne peut pas être modifiée, mais elle s'exécute également beaucoup plus rapidement et réduit le temps de conception pour le développement et le déploiement de produits.

Le R-Tile fait partie de la nouvelle conception de puces où les puces sont connectées par une interconnexion à haut débit. R-Tile est une puce complémentaire au FPGA qui prend spécifiquement en charge les connexions PCI Express à haut débit et s'intègre aux processeurs pour accélérer les charges de travail informatiques hautes performances.

Agilex 7 prend en charge CXL 1.1 et prendra en charge les processeurs compatibles CXL 2.0 de nouvelle génération lors de leur livraison. CXL est une interconnexion à haut débit qui permet une communication directe de mémoire à mémoire pour le partage de données sans avoir à passer par des processeurs et des bus. Intel indique que les versions Agilex 7 prennent désormais en charge CXL 1.1 et prendront en charge certaines fonctionnalités CLX 2.0 en attendant la validation, l'interopérabilité et la qualification avec les futurs processeurs.

Agilex 7 est désormais disponible pour les clients OEM.

Lisez ensuite ceci :

Andy Patrizio est un journaliste indépendant basé dans le sud de la Californie qui a couvert l'industrie informatique pendant 20 ans et a construit tous les PC x86 qu'il a jamais possédés, ordinateurs portables non inclus.

Copyright © 2023 IDG Communications, Inc.